1. CMP 공정의 개요
- CMP 공정이란
CMP(Chemical Mechanical Polishing)공정이란 요철이나 굴곡이 발생한 웨이퍼의 박막(Flim) 표면을 화학/기계적 요소를 통해 연마(Polishing)해 평탄화(Planarization)하는 공정을 말함
IC칩에서 증가하는 수의 트랜지스터를 연결하기 위해서는 2개 이상의 금속 층이 필요한데, 금속 사이의 유전체 층을 평탄화 해야함
*유전체(dielectric material)는 전기장 안에서 극성을 지니게 되는 절연체임
표면이 고르지 못하면 고해상도 포토리소그래피를 구현하기 어려움
*Sidewall 스텝 커버리지(측벽 단차 피복)이 좋지 않기 때문에 금속 배선 층 형성에 문제 발생
*측벽의 얇은 금속 라인은 높은 전류 밀도를 가지며 일렉트로마이그레이션 등의 문제에 더 취약하기도 함
이때 칩(Chip) 내 각각의 다른 높이를 갖는 부위가 CMP패드와 접촉하면 서로 다른 압력을 받아 상대적으로 높게 솟은 부위가 높은 압력에 의해 먼저 연마되는 원리를 활용함
또한 웨이퍼 표면의 스크래치를 방지하고 공정 제어의 불안정성을 보완하기 위해 슬러리(Slurry)라는 연마액을 접촉면에 분포한 상태에서 공정을 진행함
웨이퍼는 박막 공정(유전체 또는 금속 박막 증착)에서 CMP 베이로 이동, 그 후 포토베이 또는 박막 베이로 운반됨
유전체 CMP 공정 이후에는 포토리소그래피 또는 금속 박막 공정을 진행
금속 CMP 공정 이후에는 유전체 박막 증착 공정을 진행함
반도체 공정의 초소 Feature Size가 극단적으로 줄어듬에 따라, 포토리소그래피의 요구 분해능(Resolution) R도 높아짐
포토리소그래피 공정에서의 초점 심도(Depth of Focus) DOF는 표면의 평탄화 정도와 연관됨
*그래서 CMP 공정이 필요함
- 평탄화(Planarization) 개념
표면의 거칠기를 제거해 표면을 부드럽고 평평하게 만드는 과정
기존 패턴 구조에 따라, 증착된 유전체 층의 표면이 울퉁불퉁한데 이 표면을 평평하게 하여 포토리소그래피와 같은 후속 공정을 진행할 수 있게 해줌
평탄도(Planrity)에는 각도 θ와 해상도(Resolution)가 있음
이러한 평탄도의 정도에 따라 Surface Smoothing, Local Palanarization, Global Palanarization으로 나뉨
Planarity | R(μm) | θ |
Surface Smoothing | 0.1 to 2.0 | > 30 Deg |
Local Planarization | 2.0 to 100 | 30 to 0.5 Deg |
Global Planarization | > 100 | < 0.5 Deg |
이때 Global Planarization의 경우 CMP가 필요함
2. 평탄화 형성 방법의 종류
- 열 리플로우(Thermal Reflow)
열 리플로우는 높은 온도를 가하여 웨이퍼 표면을 Melthing시켜 흐르게 함으로써 평탄화 시키는 기법
순수한 SiO2의 Melting Point는 1300도 정도이므로 이보다 작은 Melting point(800~1000도) 온도에서 PSG 혹은 BPSG상부막의 평탄화를 진행할때 주로 사용함
*PSG는 Phosphorus-doped Silica Glass
*BPSG는 Borophosphorsilicate Glass
열 리플로우는 온도와 도핑된 실리케이트 유리층의 도펀트 농도에 의해 조절됨
온도가 높으면 평탄화 효과가 좋아지지만, CMOS 소자 특성에 부정적 영향을 줌(도펀트 원소 확산에 의한 소자 열화 현상)
도펀트 농도가 높으면 평탄화 효과가 좋아지지만, 금속 층의 부식 및 결함 생성에 영향을 줌
*PSG층의 경우 인의 농도가 7wt% 이상일 경우 박막 표면에 P2O5산화막이 물과 반응해 인산이 만들어지며 인접한 금속 표면을 부식시킴
*BPSG층의 경우 유사한 원리에 의해 박막 표면에 작은 결정들이 생서되고 금속 계면의 결함으로 작용함
고온의 공정온도는 알루미늄 금속 층 재료로 사용하는 경우, 금속 증착 이후에는 공정이 불가능함
- 스퍼터링 에치백(Etchback)
Wafer 상의 단차를 감소시키기 위해 주로 Ar+ 이온을 활용해 물리적 타격을 통해 평탄화를 하는 방법
Ion Mill로도 불림
Dep/Etch/Dep Gap Fill(채우기) 공정을 활용함
증착 공정에서 상부의 Corner를 식각함으로써 Gap-Fill 능력을 개선하며 증착과 에칭이 반복할수록 평평해지는 효과가 있음
Etchback 공정은 미세한 패턴을 구현하기는 어렵지만 생산성이 높은 장점이 있음
- 포토레지스트 에치백
포토레지스트를 활용한 평탄화 방법
용액 상태의 포토레지스트가 Gap을 메우고, 표면장력에 의해 평탄해진 표면을 형성하는 현상을 이용함
산화막이 식각되기 시작하면서 산소 레디컬이 형성되는 문제가 있음
- SOG(Spin On Glass)
포토레지스트 에치백 공정에서 포토레지스트를 SOG로 대체한 평탄화 방법
SOG 또한 액체 상태의 유전체를 스핀코팅 방식으로 기판에 도포할 수 있는 방법임
포토레지스트 에치백의 경우 포토레지스트가 Gap에 남지 않지만, SOG는 Gap 남아 이를 채우기에 평탄화 정도가 높아짐
3. CMP 공정의 필요성 및 특징
- CMP에 의한 평탄화
평탄화 공정이 진행되지 않을 시 금속 라인의 측벽이 얇아지는 Sidewall Thinning 현상이 발생해 전류 밀도가 증가하고 금속 박막 저항이 증가하는 저항 및 전자 이동 문제가 생길 수 있음
CMP에 의한 표면 평탄화는 이를 원천적으로 제거할 수 있으며 고해상도 포토리소그래피 공정을 가능하게 함
또한 포토리소그래피 공정시 평탄화 작업으로 과도 노광 및 과도 현상의 필요성을 원천 제거할 수 있어 공정 시간을 줄이는데 크게 도움이 됨
- CMP 시스템 구성 요소
CMP는 연마용 패드, 웨이퍼 캐리어 및 슬러리 디스펜서 장치, 플래튼, 슬러리(Slurry) 등으로 구성됨
연마 입자 및 화학 첨가제가 포함된 수성 연마 슬러리를 사용함
슬러리는 연마 패드 표면에 분배하며 웨이퍼는 연마 패드에 대해 아래쪽으로 향하게 압착함
*슬러리는 웨이퍼 표면의 스크래치를 방지하고 공정 제어의 불안정성을 보완함
플래튼 테이블과 웨이퍼 홀더는 일반적으로 같은 방향으로 회전
기계적 마모와 화학적 식각의 조합으로 웨이퍼 효면에서의 재료를 제거하며 튀어나온 부분은 더 많은 기계적 마모를 진행해 웨이퍼 표면을 평탄화함
4. CMP 시스템의 슬러리(Slurry)
- 슬러리
반도체 소자는 다수의 얇은 막이 적층되어 있어 정밀도를 높이기 위해서는 막이 형성될 때마다 연마제와 패드를 이용하여 거친 면을 평탄화하는 공정이 필요한데, 이를 CMP공정이라하며 이때 사용되는 연마제가 바로 CMP 슬러리이다.
CMP 슬러리는 미립자(Particulate), 화학 용액(Chemicals), 첨가제(Additives)로 구성됨
*미립자 : 웨이퍼 표면을 기계쩍으로 마모시키고 표면 물질을 제거
*화학 용액 : 표면 물질 또는 미립자와 반응하여 물질을 용해시키거나 연마 입자로 제거할 수 있는 화학적 화합물 형성
*첨가제 : 원하는 연마 결과를 얻는 보조 역할, pH 제어를 위해 사용됨
슬러리의 종류는 서로 다른 연마 공정에 서로 다른 슬러리가 필요하기 때문에 특정 응용 분야를 위해 설계되고 공식화됨
CMP 공정에는 크게 절연박막(dielectric)용슬러리와 금속박막(electric)용 슬러리로 구분됨
슬러리의 구성 요소는 서로 다른 병에 보관하다 Mixer를 거쳐 CMP Tool로 사용됨
- 산화물(Oxide) 슬러리
염기성 첨가제와 함께 미세한 실리카(SiO2) 입자가 들어있는 콜로이드 현탁액
연마재는 실리카 미립자임
슬러리의 pH는 실리카 미립자의 분산 정도에 영향을 미침
*이는 실리카 입자의 표면 전하의 부호와 크기가 슬러리 용액의 pH에 따라 달라질 수 있기 때문임
*pH 7.5 이하면 실리카 슬러리의 점도가 커지고, pH 7.5 이상이면 실리카 입자의 표면 전하의 부호와 크기는 입자들을 밀어내는 척력을 발생하고 슬러리를 분산시키게 됨
- 금속 슬러리
금속 습식 식각 공정과 유사한데, 산화제에 의한 금속 표면 산화 후 산화막을 제거하는 과정을 반복함
알루미나(Al2O3) 미립자를 포함하는 pH가 조절되어 있는 현탁액임
슬러리 pH는 금속을 제거하는 부식성 습식 식각과 산화 보호층 형성 매커니즘을 조절함
*부식성 습식 식각(Corrosive Wet Etching)은 형성된 금속 산화물이 슬러리에 녹는 것으로 등방석 식각 형태로 표면 평탄화에 불리함
*산화 보호층 형성(Oxidation Passivation)은 형성된 금속 산화물이 슬러리 용액에 녹지 않는 경우로 금속 표면에 금속 산화물이 코팅되고 보호층으로써 역할을 한 후 연마재에 의한 제거 과정을 반복함, 높은 지형 선택비로 표면 평탄화에 유리함
산화물 슬러리는 실리카를 사용, 금속 슬러리는 알루미나를 연마재로 사용
*알루미나는 실리콘 산화막과 화학적 결합이 형성되지 않아 산화물 슬러리에는 이용될 수 없음
*실리카는 금속 슬러리에서 연마재로 사용 가능하지만 선택비가 악화될 수 있어 선호되지 않음
5. CMP 공정의 적용 예시
IC 칩 제조에서 일상적으로 수행됨
*STI 형성 공정에서 벌크 산화막 제거
*Ai-Cu interconnection 공정에서 ILD 층을 평탄화
CMP 공정이 유전체 층의 단차를 효과적으로 제거하여 컨택 및 금속 패터닝에서 더 높은 포토리소그래피 분해능 구현 가능
RIE에 의한 텅스텐 에치백 평탄화 공정을 CMP 공정으로 대체
*텅스텐 플러그(Plug) 형성을 위한 벌크 텅스텐 및 TiN/Ti 층 제거 용도
DRAM 공정에서 폴리실리콘은 금속 플러그로 활용됨
*컨택 홀을 채우는 금속으로 폴리실리콘 사용
*폴리실리콘 CMP 공정을 통한 표면 평탄화 필요
구리층 평탄화를 위한 CMP 공정
*구리 금속은 건식 식각 공정이 어려워 듀얼 다마신(Dual Damascene) 공정 개발
*실제로 텅스텐 플러그 형성 공정은 다마신 공정의 한 종류라고 볼 수 있음
*듀얼 다마신이란 Via식각과 Trench식각을 이용하는 것
'공부 > 【반도체 공정】' 카테고리의 다른 글
【반도체 제조 개론】 11강 - 반도체 화학 기상 증착(CVD) 공정과 유전체 박막 (0) | 2024.06.22 |
---|---|
【반도체 제조 개론】 10강 - 반도체 식각 공정 (1) | 2024.06.20 |
【반도체 제조 개론】 9강 - 반도체 이온주입 공정 (0) | 2024.06.19 |
【반도체 제조 개론】 8강 - 반도체 열처리 공정 (0) | 2024.05.27 |
【반도체 제조 개론】 7강 - 반도체 공정 및 시설에 대한 이해 (0) | 2024.05.25 |